LOGIC DESIGN,
SYSTEM VERIFICATION

RTL 설계와 UVM 검증을 배우며 성장하는 엔지니어 변지인입니다.

01

PROFILE

프로젝트

Name 변지인
Birth 2001.05.29
Address 서울시 중랑구
Email quswldls3162@naver.com
Education 건국대학교 전기전자공학부
Github JIIN-BYEON
02

WORKS

PROJECT IMG
FPGA 기반 실시간 영상 처리 Dice Game
Dual Camera System with SCCB Interface & Hardware Image Filters
2025.11.24 ~ 2025.12.05 (팀 프로젝트 / 4명)
SystemVerilog FPGA SCCB Image Processing RTL Design
PROJECT IMG
SPI/I2C & AXI 인터페이스
Microblaze SoC IP Design & Verification
2025.11
개인 프로젝트
PROJECT IMG
RISC-V Core 구현
32-bit Processor Design with AMBA Bus
2025.09 - 10
팀 프로젝트 (3명)
PROJECT IMG
FPGA UART 통신
Serial Communication & Stopwatch Application
2025.08
개인 프로젝트
PROJECT IMG
피트니스 검색기
Web Crawling & Price Comparison Service
2025.07
팀 프로젝트 (4명)
PROJECT IMG
스마트 영수증
OCR Based Receipt Recognition System
2025.05 - 06
개인 프로젝트
PROJECT IMG
스마트 주차장
Computer Vision Based Parking Control
2024.11 - 12
팀 프로젝트 (3명)
PROJECT IMG
멀티 플레이 오목
TCP/IP Socket Network Game
2019.08
개인 프로젝트
03

CAREER

2020.03 - 현재

건국대학교 전기전자공학부 졸업 예정

2025.07 - 현재

[HARMAN] 세미콘아카데미-시스템반도체 설계/검증 엔지니어 과정 이수 중

VerilogHDL/UVM, ARM Cortex-M, SoC(AXI) 설계·검증 (950h)

04

SKILLS

Languages

Verilog HDL SystemVerilog C / C++ Python

Verification

UVM Cadence Xcelium Synopsys VCS Verdi

Development Tools

Xilinx Vivado STM32 CubeIDE Vitis